台积电拟布局3D DRAM：AI算力供应链的暗线重构
11月6日据The Information援引两名知情人士消息，全球最大晶圆代工厂台积电正悄然启动先进存储领域的布局评估，近期已着手制定3D DRAM的生产规划，核心触发因素来自其第一大营收客户英伟达的明确需求。当前AI大模型训练与推理场景下，高带宽存储持续供不应求，三星、SK海力士、美光三家传统存储巨头的HBM产能满载、排期紧张，今年早些时候苹果也因内存成本超预期上涨，对部分高端设备产品线进行了价格上调，下游核心芯片设计厂商对存储供应链的多元化诉求已从隐性需求转为显性动作。
不同于传统平面DRAM的单层单元排布逻辑，3D DRAM通过将存储单元垂直堆叠的方式突破平面制程的容量密度瓶颈，其技术路径恰好与台积电深耕多年的3D堆叠先进封装工艺形成技术协同，而非完全从零搭建存储产线的底层能力。过往台积电的核心业务边界始终锚定逻辑芯片代工赛道，从7nm到3nm制程的迭代全部围绕CPU、GPU、手机主芯片等逻辑产品展开，此次拟切入3D DRAM领域，本质上是响应英伟达提出的“算力-存储同厂协同优化”需求——过往英伟达的GPU芯片与三星等厂商供应的HBM存储需要经过第三方封装厂完成键合，跨厂的工艺参数适配往往会带来一定的互联效率损耗，若台积电实现3D DRAM自主生产，可直接在同一产线内完成GPU逻辑芯片与3D DRAM的堆叠整合，相当于把算力核心与存储核心的“接口墙”直接打通。
这一布局背后的深层逻辑，是AI时代算力供应链正在从“分工明确的模块化生产”转向“核心环节垂直整合”的重构趋势。过去三十年全球半导体产业遵循高度专业化分工路径，代工厂做逻辑、IDM厂做存储的边界清晰，但AI场景下算力芯片的性能瓶颈早已不再是单一逻辑制程的精度，而是逻辑与存储之间的数据传输带宽，台积电依托自身在先进制程、3D堆叠封装上的积累跨界做3D DRAM，相当于直接把两大核心瓶颈环节纳入同一生产体系，一旦落地将直接打破过去三十年存储产业由三星、SK海力士、美光三家完全主导的稳态格局。
该消息的外溢影响正在向全产业链传导，一方面传统三大存储厂商的技术迭代节奏将面临全新变量，过往3D DRAM的研发投入与产能规划的参照系只有同行，现在突然加入一个掌握下游最大AI芯片订单、且拥有全球最先进堆叠工艺的新玩家，行业的技术路线博弈将进一步加剧；另一方面国内存储产业链也将迎来全新的对标方向，过去国内存储厂商的追赶路径始终锚定传统平面DRAM的迭代节奏，台积电的跨界尝试证明先进存储的竞争核心早已不是存储单元本身，而是和逻辑芯片的协同整合能力，这为国内存储产业的差异化突围提供了新的参考坐标系。
需要明确的是，当前台积电的3D DRAM项目仍处于规划评估阶段，尚未进入正式的产线建设与客户验证环节，后续项目落地的时间表、产能爬坡节奏以及英伟达等核心客户的订单兑现程度仍存在不确定性，但其释放出的信号已经足够明确：AI算力供应链的竞争早已从单一芯片的性能比拼，延伸到了全链路的协同效率竞争。
免责声明：本文基于公开知情人士报道进行行业逻辑分析，所有涉及项目进展的内容均不构成产业落地确定性判断，也不代表任何企业官方立场，不构成任何投资建议。
发表回复